Các nhiệm vụ khác
liên kết website
Lượt truy cập
 Lượt truy cập :  13079543
  • Ứng dụng kết quả thực hiện nhiệm vụ

102.01-2018.312

2021-53-1561/KQNC

Thuật toán và kiến trúc chống lỗi đáp ứng với điểm nhiệt độ cho mạng trên chip 3D sử dụng TSV

Trường Đại học Công Nghệ, Đại học Quốc Gia Hà Nội

Đại học Quốc gia Hà Nội

Quốc gia

TS. Đặng Nam Khánh

PGS. TS. Trần Xuân Tú; TS. Nguyễn Kiêm Hùng; TS. Bùi Duy Hiếu; GS. TS. Abderazek Ben Abdallah; ThS. Đinh Văn Nam; ThS. Nguyễn Duy Anh; ThS. Mai Đức Thọ

Khoa học máy tính

04/2019

04/2021

10/08/2021

2021-53-1561/KQNC

22/10/2021

Nghiên cứu này đặt mục tiêu phát triển một nền tảng 3D-NoC với khả năng giảm thiểu ảnh hưởng của hiện tượng điểm nhiệt độ cao và cung cấp khả năng chống lỗi.
19822
Mô hình thiết kế và đánh giá 3D-NoC có thể được ứng dụng trong việc phát triển vi mạch. Kiến trúc và thuật toán chống lỗi dựa trên điểm nhiệt độ cao có thể được sử dụng để tăng độ tin cậy của vi mạch trong tương lai.

Nền tảng 3D-NoC; TSV; Ngôn ngữ bậc cao; Phát triển thuật toán

Ứng dụng

Đề tài KH&CN

Số lượng công bố trong nước: 0

Số lượng công bố quốc tế: 0

Không

Không