Việc yêu cầu giảm kích thước và kéo dài thời lượng pin cho các ứng dụng diđộng dựa trên mọi điều kiện đã thúc đẩy xu hướng hướng tới các hệ thống chipsilicon sử dụng điện áp và công suất thấp. Điện áp nguồn được giảm xuống đểgiảm mức sử dụng điện năng tổng thể của hệ thống. Việc thiết kế mạch khuếchđại cho các ứng dụng tốc độ cao đòi hỏi phải lựa chọn đúng xu hướng, lối logic vàcông nghệ bù khi công nghệ chế tạo đang thu nhỏ. Bài báo này đề cập đến thiếtkế của bộ khuếch đại hai tầng sử dụng công nghệ 90nm cho việc kiểm tra hoạtđộng và tính toán độ lợi. Để mạch hoạt động hiệu quả, kỹ thuật bù được thêmvào mạch khuếch đại để cải thiện các chỉ số hiệu năng. Theo kết quả mô phỏng,mạch khuếch đại được thiết kế với độ lợi 131dB, biên độ pha là 600. OPA đạt đượcbăng thông khuếch đại (GBW) 1,26MHz bằng cách tiêu thụ dòng điện 2,56µA vàhoạt động ở điện áp cung cấp 1,8V.