liên kết website
Lượt truy cập
 Lượt truy cập :  13079543
  • Kết quả thực hiện nhiệm vụ

BC10000023

Nghiên cứu thiết kế và thử nghiệm lõi IP SDRAM controller

Trung tâm Khuyến nông Tp Hồ Chí Minh

UBND TP. Hồ Chí Minh

ThS.. Bùi, Quốc Bảo,

Tự động hóa (CAD/CAM, v.v..) và các hệ thống điều khiển, giám sát, công nghệ điều khiển số bằng máy tính (CNC), …

2007

2009

2009

Tp. Hồ Chí Minh,

79tr;

Nghiên cứu thiết kế IP SDRAM controller. IP này có thể tổng hợp được trên các họ FPGA của Altera và Xilinx, có giao tiếp bus hệ thống theo chuẩn Avalon-MM do Altera đưa ra, tiêu tốn ít tài nguyên hệ thống (nhỏ hơn 2000 slice), tốc độ clock có thể đạt được là 133 Mhz.

IP SDRAM ;Controller